ご案内

このイベントは、アダプティブコンピューティング研究推進体(ACRi)に加盟する企業が中心となって企画／運営する ACRiスピンオフ企画です。ACRi は、FPGAを活用したシステムの開発及びその設計を効率化するためのFPGA活用基盤の開発を目指しています．活動の一環として、FPGA関連情報を集めたACRiブログや、無償でFPGAを利用できるACRiルーム も運営しています。

イベント概要

フィックスターズならではの「FPGA」に関する高速化手法、効率的な開発ノウハウ、苦労話などについてお話しいたします。

• 申し込みページ

講演内容

FPGA の論理を Chisel でゴリゴリ開発してみた話

一般的に論理回路を記述するには VHDL や Verilog が使われますが、メジャーなプログラミング言語の開発支援環境と比較して貧弱であることは否めません。高位合成ではなく、クロック単位での論理をゴリゴリ書きたいけども、 VHDL も Verilog も書きたくない。そこで、UC Berkeley が開発している Chisel3 を用いて開発を行った経験をもとに、そのメリットやデメリット、開発のノウハウをお伝えしたいと思います。

Vitisのアクセラレーション・アプリケーション開発をエッジで思う存分活用したい

Vitisのアクセラレーション・アプリケーション開発はデータセンターなどで主に使用されますが、エッジ開発に使う方法を試行錯誤しました。プラットフォームに例えばカメラ・インターフェース回路とディスプレイ出力回路を搭載して、ハードウェア・カーネルで画像フィルタを実装することができればソフトウェア技術者の方でも画像システムが構築できるようになると思います。 今回はその第1歩として、Vitisアプリケーション・アクセラレーション開発のハードウェア・デザインにaxi_dmaとメディアン・フィルタIPを実装し、ハードウェア・カーネルとしてソーベルフィルタを実装しました。KV260でノイズ入りの画像をプラットフォーム上のメディアン・フィルタでノイズを消して、ハードウェア・カーネルのソーベル・フィルタでエッジを検出する実例を示します。

登壇者

竹本 義孝 (Yoshitaka TAKEMOTO）様　

株式会社フィックスターズ 　ソリューション第四事業部　シニアエンジニア

小野 雅晃（Masaaki ONO）様

FPGAの部屋 主宰者 　FPGAの部屋

• 申し込みページ

スケジュール

• 発表内容については変更になる可能性もございますのであらかじめご了承ください。
• 途中入退室可（その旨をお伝えください）　
• 申し込みページ

是非ご参加お待ちしております！

対象者

• FPGA による高速化に興味のあるエンジニアや学生
• 実践的な FPGA 開発について知りたいエンジニア
• ソフトウェアだけでなくハードウェアでの最適化にも精通したいエンジニア
• フィックスターズの FPGA エンジニアと話してみたい方
• フィックスターズに興味がある方

入場方法

時間：17:55～18:00
お申し込み後、対象のURLをお送りさせていただきます。

• お手数ですが、最新のGoogle ChromeもしくはFirefoxをご使用下さい。
• リクエストがタイムアウトした際は再度リクエストを送り、お待ちください。
• 当日は質問などございましたらその場でお申し付けいただくか、チャットでお申し付けください。

フィックスターズの代表番号は、留守番電話となり通じませんので、ご連絡はメールにてお願いいたします。

event@fixstars.com

参加方法

• 申し込みページ

主催：　株式会社フィックスターズ